

No.: 49657-994

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Kazutami ARIMOTO, et al.

Serial No.:

Group Art Unit:

Filed: February 07, 2001

Examiner:

For: SEMICONDUCTOR MEMORY DEVICE WITH SIMPLE REFRESH CONTROL

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2000-113097,

filed April 14, 2000;

and

Japanese Patent Application No. 2000-279456, filed September 14, 2000

cited in the Declaration of the present application. Certified copies are submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:dtb

Date: February 7, 2001 Facsimile: (202) 756-8087



日 PATENT OFFICE

McDermott, Will & Emery

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2000年 4月14日

願 番 Application Number:

特願2000-113097

出 願 人 Applicant (s):

三菱電機株式会社

2000年 5月12日

特許庁長官 Commissioner, Patent Office



書類名】

特許願

【整理番号】

523489JP01

【提出日】

平成12年 4月14日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/34

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

有本 和民

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

島野 裕樹

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】

森田 俊雄

【選任した代理人】

【識別番号】

100091409

【弁理士】

【氏名又は名称】 伊藤 英彦

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】

100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】

008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 行および列状に配置される複数のメモリセルを含むメモリアレイと、

前記複数のメモリセルが保持するデータをリフレッシュするために必要な時間 間隔で、リフレッシュ要求信号を出力するリフレッシュタイマ回路と、

アクセスコマンドに応じて内部コマンド信号を発生するコマンド発生回路と、 前記内部コマンド信号および前記リフレッシュ要求信号に応じて前記メモリア レイの行選択に関連する動作を行なう行選択制御回路とを備え、

前記行選択制御回路は、

前記内部コマンド信号に応じて活性化し、前記メモリアレイの行選択動作のタイミング信号を出力するタイミング制御回路と、

前記リフレッシュ要求信号を受けて保持し、前記タイミング制御回路が非活性 状態になったときに内部リフレッシュコマンド信号を出力するリフレッシュ制御 回路と、

前記内部リフレッシュコマンド信号に応じて活性化し、前記タイミング制御回路に代わって前記タイミング信号を出力するリフレッシュタイミング制御回路とを含み、

前記タイミング信号に応じて前記メモリアレイの行選択を行なう行選択回路を さらに備える、半導体記憶装置。

【請求項2】 前記アクセスコマンドは、

読出コマンドを含み、

前記半導体記憶装置が前記アクセスコマンドを受けてから次のアクセスコマンドを受けることができる基本サイクル時間は、前記内部コマンド信号が出力されてから前記メモリアレイよりデータの読出が完了するまでの通常読出サイクル時間と、前記内部リフレッシュコマンド信号が出力されてから前記メモリアレイの前記内部リフレッシュコマンド信号に対応する部分のリフレッシュが完了するまでのリフレッシュサイクル時間との合計時間以上である、請求項1に記載の半導

体記憶装置。

【請求項3】 前記リフレッシュ制御回路は、

前記リフレッシュ要求信号を受けて保持するラッチ回路と、

前記ラッチ回路の出力が前記リフレッシュ要求信号が入力されたことを示し、 かつ、前記タイミング制御回路が非活性化されている場合に前記内部コマンド信 号の基となるパルスを出力するパルス発生回路を有する、請求項2に記載の半導 体記憶装置。

【請求項4】 前記コマンド発生回路は、前記アクセスコマンドを保持し、前記リフレッシュタイミング制御回路が活性化されている場合には、前記リフレッシュタイミング制御回路が非活性化されるまで待ってから前記内部コマンド信号を出力する、請求項2に記載の半導体記憶装置。

【請求項5】 前記コマンド発生回路は、

前記アクセスコマンドを受けて保持するラッチ回路と、

前記ラッチ回路の出力が前記アクセスコマンドが入力されたことを示し、かつ、前記リフレッシュタイミング制御回路が非活性化されている場合に前記内部コマンド信号の基となるパルスを出力するパルス発生回路を有する、請求項4に記載の半導体記憶装置。

【請求項6】 前記コマンド発生回路は、

前記アクセスコマンドに応じてコマンド発生基準信号を出力する内部コマンド 発生回路と、

前記コマンド発生基準信号を少なくとも前記リフレッシュサイクル時間以上遅延させて前記内部コマンド信号を出力する遅延回路とを含み、

前記リフレッシュ制御回路は、前記リフレッシュ要求信号を受けて保持し、前記タイミング制御回路が非活性状態になったときに前記内部リフレッシュコマンド信号を出力する、請求項2に記載の半導体記憶装置。

【請求項7】 前記リフレッシュ制御回路は、

前記リフレッシュ要求信号を保持するラッチ回路と、

前記ラッチ回路の出力が前記リフレッシュ要求信号が入力されたことを示し、 かつ、前記タイミング制御回路が非活性状態になったときに前記内部リフレッシ ユーマンド信号の基となるパルスを出力するパルス発生回路を有する、請求項 6 に記載の半導体記憶装置。

【請求項8】 前記メモリアレイからの出力を受けて読出データとして保持 し出力イネーブル信号を受けて前記読出データを出力するデータ入出力制御回路 をさらに備える、請求項2に記載の半導体記憶装置。

【請求項9】 前記行選択制御回路は、

与えられる行アドレスを保持して通常行アドレスを出力するアドレスラッチ回 路と、

リフレッシュする行に対応するリフレッシュ行アドレスを順次更新して出力するリフレッシュカウンタ回路と、

前記通常行アドレスと前記リフレッシュ行アドレスとを受けて、前記内部リフレッシュコマンド信号に応じていずれか一方を前記メモリアレイの行選択を行なうアドレスとして出力する選択回路とをさらに含む、請求項2に記載の半導体記憶装置。

【請求項10】 前記メモリアレイは、

独立して行選択動作が可能な複数のバンクを含み、

前記リフレッシュ制御回路は、前記通常行アドレスが示すバンクと前記リフレッシュ行アドレスが示すバンクとが一致する場合には、前記タイミング制御回路が非活性となってから前記内部リフレッシュコマンド信号を出力する、請求項9に記載の半導体記憶装置。

【請求項11】 前記アドレスラッチ回路は、前記与えられる行アドレスををクロック信号に同期して取込む、請求項9に記載の半導体記憶装置。

【請求項12】 前記アクセスコマンドをクロック信号に同期して取込み、前記コマンド発生回路に与えるラッチ回路をさらに備える、請求項2に記載の半導体記憶装置。

【発明の詳細な説明】

[000.1]

【発明の属する技術分野】

この発明は、半導体記憶装置に関し、より特定的にはリフレッシュの制御が簡

易化されたダイナミックランダムアクセスメモリ (DRAM) に関する。

[0002]

【従来の技術】

近年、プロセッサまたはASIC(特定用途向けIC)などのロジックと大記憶容量のダイナミックランダムアクセスメモリ(DRAM)とを同一半導体チップ(半導体基板)上に集積化したロジック内蔵DRAMなどのシステムLSIが使用されるようになってきている。

[0003]

このような、システムLSIにおいては、128ビットから512ビットの多ビットの内部データバスでロジックとDRAMとを相互接続することにより、端子数の少ない汎用DRAMとロジックLSIとをプリント基板上で接続して用いる場合に比べて1ないし2桁以上の高速のデータ転送を実現することができる。

[0004]

また、ロジックに対し汎用DRAMを外付けする方式に比べて、ロジックの外部ピン端子数を低減することができる。

[0005]

さらに、システムLSI内部では、DRAMブロックとロジックとは内部配線で接続される。この内部配線の長さは、プリント基板上の配線に比べて十分短く、寄生インピーダンスも小さいため、データバスの充放電電流を大幅に低減でき、かつ、高速で信号の転送を行なうことができる。

[0006]

これらの理由により、DRAM混載のシステムLSIは、3次元グラフィック 処理、画像・音声処理などの大量のデータを取扱う処理を行なう情報機器におい てその性能を向上させる上で大きく寄与している。

[0007]

図26は、従来のシステムLSIに内蔵されるDRAMの回路ブロックの構成を概略的に示す図である。

[0008]

図26を参照して、DRAM回路ブロックは、複数のメモリアレイMA0~M

Anと、メモリアレイMAO〜MAnの間に配設されるセンスアンプ帯SB1〜SBnと、メモリアレイMAOおよびMAnの外側に配置されるセンスアンプ帯SBOおよびSBn+1を含む。メモリアレイMAO〜MAnの各々は、サブワードドライバ帯SWDBにより複数のメモリサブアレイMSAに分割される。

[0009]

メモリアレイMAO〜MAnの各々において、サブワードドライバ帯SWDBにより分割されるメモリサブアレイMSAに共通にメインワード線MWLが配設される。メインワード線MWLは、対応のメモリアレイの各メモリサブアレイMSAの所定数のサブワード線に対応してそれぞれ配置される。メインワード線MWLおよびセンスアンプ帯上に配置される所定数のサブデコード線SDLが、サブワードドライバ帯SWDB内のサブワードドライバに入力されて、一本のサブワード線が選択される。

[0010]

センスアンプ帯SB1~SBnの各々は、隣接メモリアレイにより共有される。メモリアレイMA0~MAnに対応してメインワード線およびサブデコード線をロウアドレス信号に従って選択するロウデコーダが配置され、またロウデコーダと整列してコラムアドレス信号に従ってメモリアレイから列を選択するための列選択信号を列選択線CSL上に伝達するコラムデコーダが配置される。

[0011]

列選択線CSLはセンスアンプ帯に配設され、選択時に所定数のセンスアンプ 回路を内部データ線対GIOPの群に接続する。内部データ線対GIOPは、所 定数がメモリアレイMAOないしMAnをわたって延在して配設され、ローカル データ線を介して選択されたセンスアンプ回路と結合される。

[0012]

内部データ線対GIOPは、128ビットから512ビット設けられ、プリアンプおよびライトドライバを含むデータパス帯DPBに結合される。このデータパス帯DPBにおいては、内部データ線対GIOPそれぞれに対応してプリアンプおよびライトドライバが配置される。内部データ線対GIOPは、書込データおよび読出データ両者を伝達する伝達線対であってもよく、また読出データを伝

達するバス線対および書込データを伝達する書込データ線対が別々に内部データ バス線対として設けられてもよい。

[0013]

DRAM回路ブロックは、さらに、ロジックから与えられるたとえば13ビットの外部アドレスA0~A12を受けるロウアドレス入力回路/リフレッシュカウンタRAFKおよびコラムアドレス入力回路CAKと、ロジックから与えられる外部制御信号CLK,CKE,/CS,/RAS,/CAS,/WE,DMを受け、各種動作を指定する内部制御信号を生成するコマンドデコーダ/制御回路CDCと、データパス帯DPBとロジックとの間でデータの転送を行なうためのデータ入出力制御回路DIOKを含む。

[0014]

コマンドデコーダ/制御回路CDCは、クロック信号CLK、クロックイネーブル信号CKE、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS、ライトイネーブル信号/WEおよびデータマスク信号DMを受け、これらの制御信号の立上がりエッジにおける論理状態に応じて指定された動作モードを判別する。この場合、これらの複数の制御信号CKE、/RAS、/CAS、/WEのクロック信号CLKの立上がりエッジにおける論理状態の組合せにより、「コマンド」が指定される。

[0015]

データマスク信号DMは、データ入出力制御回路DIOKに与えられるデータに対し、バイト単位で書込のマスクを指示する。コマンドデコーダ/制御回路CDCは、ロジックから与えられるコマンドをデコードし、このコマンドにより指定される動作モードを指示する動作モード指示信号を生成し、指定された動作モードを行なうための各種内部制御信号を生成する。

[0016]

コマンドには、行を選択状態に設定するためのロウアクティブコマンド、データ読出を指示するリードコマンド、データ書込を指示するライトコマンド、選択行を非選択状態へおくためのプリチャージコマンド、リフレッシュ動作を行なうためのオートリフレッシュコマンド、セルフリフレッシュを行なうためのセルフ

リプレッシュコマンドなどが含まれる。

[0017]

ロウアドレス入力回路/リフレッシュカウンタRAFKは、ロウアクティブコマンドが与えられると、コマンドデコーダ/制御回路CDCの制御の下に、外部アドレスビットAO~A12、ロウアドレスとして取込み、内部ロウアドレス信号を生成する。

[0018]

このロウアドレス入力回路/リフレッシュカウンタRAFKは、与えられたアドレスビットをバッファ処理するアドレスバッファと、バッファ回路の出力信号をラッチするアドレスラッチを含む。

[0019]

ロウアドレス入力回路/リフレッシュカウンタRAFKに含まれるリフレッシュカウンタは、オートリフレッシュコマンドまたはセルフリフレッシュコマンドが与えられたとき、リフレッシュ行を指定するリフレッシュアドレスを生成する。リフレッシュ動作完了後、このリフレッシュカウンタのカウント値が増加または減少される。

[0020]

コラムアドレス入力回路CAKは、リードコマンドまたはライトコマンドが与えられると、コマンドデコーダ/制御回路CDCの制御の下に、たとえば外部アドレスビットのうちアドレスビットAO~A4の下位の部分を取込み、内部コラムアドレス信号を生成する。このコラムアドレス入力回路CAKも、アドレスバッファおよびアドレスラッチを含む。

[0021]

ロウアドレス入力回路/リフレッシュカウンタRAFKからの内部ロウアドレス信号はロウプリデコーダRPDへ与えられ、コラムアドレス入力回路CAKからの内部コラムアドレス信号は、コラムプリデコーダCPDへ与えられる。

[0022]

ロウプリデコーダRPDは、与えられた内部ロウアドレス信号をプリデコード して、プリデコード信号をロウ/コラムデコーダ帯RCDBに含まれるロウデコ ーダへ与える。コラムプリデコーダCPDは、コラムアドレス入力回路CAKからの内部コラムアドレス信号をプリデコードし、プリデコード信号をロウ/コラムデコーダ帯RCDBに含まれるコラムデコーダへ与える。

[0023]

コマンドデコーダ/制御回路CDCは、リードコマンドまたはライトコマンドを受けると、データ入出力制御回路DIOKおよびデータパス帯DPBに含まれるプリアンプおよびライトドライバの動作の制御を行なうための内部制御信号を生成する。クロック信号CLKは、このDRAM回路ブロックの内部動作タイミングを決定する基準信号として利用される。

[0024]

データ入出力制御回路DIOKは、クロック信号CLKに同期してデータの入出力を行ない、またロウアドレス入力回路/リフレッシュカウンタRAFKのロウアドレス入力回路およびコラムアドレス入力回路CAKは、クロック信号CLKに同期して、与えられたアドレスビットの取込およびラッチを行なう。

[0025]

DRAM回路ブロックは、さらに、内部電圧VPP、VCCS、VCCP、VBLおよびVCPを発生する内部電圧発生回路と、セルフリフレッシュモードが指定されたときすなわちコマンドデコーダ/制御回路CDCから与えられるコマンドCOMがセルフリフレッシュコマンドであったときに所定の間隔で、リフレッシュ要求信号FAYを活性化するセルフリフレッシュタイマを含むブロックPHKを含む。

[0026]

内部電圧VPPは、選択サブワード線SWL上に伝達される電圧であり、通常、動作電源電圧よりも高い電圧レベルである。電圧VCCSは、センスアンプ帯SBO~SBn+1に含まれるセンスアンプ回路の動作電源電圧であり、図示しない内部降圧回路により生成される。電圧VCCPは、周辺電源電圧であり、ロウ/コラムデコーダ帯RCDBに含まれるロウデコーダおよびコラムデコーダ、データパス帯DPBに含まれるプリアンプおよびライトドライバなどの周辺回路へ与えられる動作電源電圧であり、図示していない内部降圧回路により生成され

る。電圧VBLは、ビット線プリチャージ電圧である。電圧VCPは、メモリセルのセルプレートへ与えられるセルプレート電圧であり、メモリセルデータのHレベルの電圧およびLレベルの電圧の中間レベルである。これらの電圧VBLおよびVCPは、通常は、アレイ電源電圧(センス電源電圧)VCCSの1/2の中間電圧である。

[0027]

ブロックPHKのセルフリフレッシュタイマは、セルフリフレッシュモードに入ると活性化され、最大リフレッシュ時間 t R E F m a x で、メモリアレイMAO~MAnのすべての行のリフレッシュが1回完了するように、所定の間隔で、リフレッシュ要求信号FAYを発行する。

[0028]

このようなセルフリフレッシュモードは、通常、スリープモード時、すなわちシステムLSIが長期にわたってスタンバイ状態にあるときに設定される。メモリセル内のキャパシタに蓄積された電荷は、種々のリーク電流たとえばストレージノードSNにおける接合リーク電流、メモリセルトランジスタのチャネルリーク電流、キャパシタ絶縁膜のリーク電流などによって失われる。特に、H(ハイ)データを書込んだ場合、メモリセルからのビット線への読出動作を行なった際に得られるビット線対間の電位差がセンスアンプのセンス感度以下まで低下するまでにリフレッシュを行なう必要がある。したがって、チップ全体のデータ保持時間は、チップ内で一番短いデータ保持時間を持つメモリセルによって先に説明したtREFmaxが定められている。

[0029]

メモリアレイ $MAO\sim MAnO$ すべての行をリフレッシュするのに必要なリフレッシュ回数をNrefとすると、リフレッシュ要求信号FAYは、tREFmax/Nrefの周期で発行される。たとえば、Nref=4096O4Kリフレッシュモードにおいては、最大リフレッシュ時間 tREFmaxが64msであれば、リフレッシュ要求信号FAYは、 $16\mu s$ ごとに発行される。

[0030]

【発明が解決しようとする課題】

一方、携帯情報端末等においては、外部クロックの供給の必要のない非同期の 汎用スタティックランダムアクセスメモリ(SRAM)を使用するシステム構成 が広く採用されている。高速データ処理に必要なメモリはプロセッサに内蔵され ているキャッシュメモリが受け持つため、外付けのデータ保持用SRAMには高 速アクセスの機能は要求されない。

[0031]

したがって、小型化の要求が厳しい携帯情報端末等においては、システム構成を簡単にするために、リフレッシュ周期ごとのリフレッシュ動作やさらにはリフレッシュ中のメモリへのアクセスをリフレッシュサイクルが終了するまで待つ制御といったようなリフレッシュにかかわる複雑なメモリコントロールが不要な汎用SRAMが使用されている。

[0032]

しかしながら、携帯情報端末も、近年では画像をも取扱うように機能が大幅に向上してきており、大容量のメモリ機能が必要になってきている。この場合、メモリセルサイズがDRAMのメモリセルに比べて10倍近くもあるSRAMでは、大容量メモリになるとチップの価格が大幅に上昇し携帯情報端末のコストが上昇してしまう。したがってSRAMの代替メモリとしてDRAMへの期待が大きくなってきている。

[0033]

特に、大容量DRAMと大規模ロジックやマイクロプロセッサ等を集積化した 混載DRAMは、内部のデータバスを多ビットにすることにより動作周波数を低く抑えても高速データ転送が可能であり、かつ動作時の消費電流が少ないという 特徴を有するため、ロジック内蔵DRAMなどのシステムLSIへの期待が大き い。しかしながら、DRAMには、リフレッシュにかかわる複雑なメモリコント ロールが必要であるため、DRAMをSRAMの代替メモリとして採用すること は簡単ではない。

[0034]

本発明の目的は、携帯情報端末等において好適に用いられるSRAM並みにメモリコントロールを簡素化したDRAM回路ブロックを内蔵するシステムLSI

を実現することである。

[0035]

【課題を解決するための手段】

請求項1に記載の半導体記憶装置は、行および列状に配置される複数のメモリセルを含むメモリアレイと、複数のメモリセルが保持するデータをリフレッシュするために必要な時間間隔で、リフレッシュ要求信号を出力するリフレッシュタイマ回路と、アクセスコマンドに応じて内部コマンド信号を発生するコマンド発生回路と、内部コマンド信号およびリフレッシュ要求信号に応じてメモリアレイの行選択に関連する動作を行なう行選択制御回路とを備え、行選択制御回路は、内部コマンド信号に応じて活性化し、メモリアレイの行選択動作のタイミング信号を出力するタイミング制御回路と、リフレッシュ要求信号を受けて保持し、タイミング制御回路が非活性状態になったときに内部リフレッシュコマンド信号を出力するリフレッシュ制御回路と、内部リフレッシュコマンド信号に応じて活性化し、タイミング制御回路に代わってタイミング信号を出力するリフレッシュタイミング制御回路とを含み、タイミング信号に応じてメモリアレイの行選択を行なう行選択回路をさらに備える。

[0036]

請求項2に記載の半導体記憶装置は、請求項1に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、アクセスコマンドは、読出コマンドを含み、半導体記憶装置がアクセスコマンドを受けてから次のアクセスコマンドを受けることができる基本サイクル時間は、内部コマンド信号が出力されてからメモリアレイよりデータの読出が完了するまでの通常読出サイクル時間と、内部リフレッシュコマンド信号が出力されてからメモリアレイの内部リフレッシュコマンド信号に対応する部分のリフレッシュが完了するまでのリフレッシュサイクル時間との合計時間以上である。

[0037]

請求項3に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、リフレッシュ制御回路は、リフレッシュ要求信号を受けて保持するラッチ回路と、ラッチ回路の出力がリフレッシュ要求信号

が入力されたことを示し、かつ、タイミング制御回路が非活性化されている場合に内部コマンド信号の基となるパルスを出力するパルス発生回路を有する。

[0038]

請求項4に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置に記載の半導体記憶装置の構成において、コマンド発生回路は、アクセスコマンドを保持し、リフレッシュタイミング制御回路が活性化されている場合には、リフレッシュタイミング制御回路が非活性化されるまで待ってから内部コマンド信号を出力する。

[0039]

請求項5に記載の半導体記憶装置は、請求項4に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、コマンド発生回路は、アクセスコマンドを受けて保持するラッチ回路と、ラッチ回路の出力がアクセスコマンドが入力されたことを示し、かつ、リフレッシュタイミング制御回路が非活性化されている場合に内部コマンド信号の基となるパルスを出力するパルス発生回路を有する。

[0040]

請求項6に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、コマンド発生回路は、アクセスコマンドに応じてコマンド発生基準信号を出力する内部コマンド発生回路と、コマンド発生基準信号を少なくともリフレッシュサイクル時間以上遅延させて内部コマンド信号を出力する遅延回路とを含み、リフレッシュ制御回路は、リフレッシュ要求信号を受けて保持し、タイミング制御回路が非活性状態になったときに内部リフレッシュコマンド信号を出力する。

[0041]

請求項7に記載の半導体記憶装置は、請求項6に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、リフレッシュ制御回路は、リフレッシュ要求信号を保持するラッチ回路と、ラッチ回路の出力がリフレッシュ要求信号が入力されたことを示し、かつ、タイミング制御回路が非活性状態になったときに内部リフレッシュコマンド信号の基となるパルスを出力するパルス発生回路を有する

[0042]

請求項8に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、メモリアレイからの出力を受けて読出データとして保持し出力イネーブル信号を受けて読出データを出力するデータ入出力制御回路をさらに備える。

[0043]

請求項9に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、行選択制御回路は、与えられる行アドレスを保持して通常行アドレスを出力するアドレスラッチ回路と、リフレッシュする行に対応するリフレッシュ行アドレスを順次更新して出力するリフレッシュカウンタ回路と、通常行アドレスとリフレッシュ行アドレスとを受けて、内部リフレッシュコマンド信号に応じていずれか一方をメモリアレイの行選択を行なうアドレスとして出力する選択回路とをさらに含む。

[0044]

請求項10に記載の半導体記憶装置は、請求項9に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、メモリアレイは、独立して行選択動作が可能な複数のバンクを含み、リフレッシュ制御回路は、通常行アドレスが示すバンクとリフレッシュ行アドレスが示すバンクとが一致する場合には、タイミング制御回路が非活性となってから内部リフレッシュコマンド信号を出力する。

[0045]

請求項11に記載の半導体記憶装置は、請求項9に記載の半導体記憶装置に記載の半導体記憶装置の構成において、アドレスラッチ回路は、与えられる行アドレスををクロック信号に同期して取込む。

[0046]

請求項12に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置に記載の半導体記憶装置の構成に加えて、アクセスコマンドをクロック信号に同期して取込み、コマンド発生回路に与えるラッチ回路をさらに備える。

[0047]

【発明の実施の形態】

特2000-113097

"以下において、本発明の実施の形態について図面を参照して詳しく説明する。 なお、図中同一符号は同一または相当部分を示す。

[0048]

[実施の形態1]

図1は、本発明のDRAM内蔵システムLSIの構成を概略的に示す図である

[0049]

図1を参照して、システムLSI1は、外部ピン端子群LPGAに結合され、指令された処理を実行する大規模ロジックLGと、大規模ロジックLGと外部ピン端子群APGとの間に結合され、アナログ信号についての処理を行なうアナログコアACRと、大規模ロジックLGに内部配線を介して結合され、この大規模ロジックLGが必要とするデータを格納するDRAMコアMCRと、テストモード時に大規模ロジックLGとDRAMとを切離し、テストピン端子群TPGを介してDRAMコアMCRに対するテスト動作を行なうためのテストインターフェイス回路TICを含む。DRAMコアMCRは、電源ピン端子PSTを介して電源電圧VCCを受ける。

[0050]

アナログコアACRは、内部のクロック信号を発生する位相同期回路(PLL)、外部からのアナログ信号をデジタル信号に変換するアナログ/デジタル変換器、および大規模ロジックLGから与えられるデジタル信号をアナログ信号に変換して出力するデジタル/アナログ変換器を含む。

[0051]

DRAMコアMCRは、非同期の汎用SRAMと同様なメモリコントロールが 簡素化されたDRAMであり、大規模ロジックLGからコマンドを受けてデータ の取込および出力を実行する。

[0052]

図2は、図1におけるDRAMコアMCRの構成を示した概略ブロック図である。

[0053]

「図2を参照して、DRAMコアMCRは、データを記憶するメモリアレイMBと、大規模ロジックLGから与えられるたとえば13ビットの外部アドレスAO~A12および大規模ロジックLGから与えられる外部制御信号exREADn、exWRITEnに応じて各種動作を指定する内部制御信号を生成し、ロウプリデコード信号等の行系の制御信号を出力する行選択系回路/コマンド発生系回路16と、外部アドレスAO~A12を受けて列系の選択制御信号を発生する列選択系回路14と、大規模ロジックLGとメモリアレイとの間のデータ授受を行なうデータ入出力制御回路20とを含む。

[0054]

データ入出力制御回路20は、大規模ロジックLGとの間で128ビットのデータ信号DQを授受する。データ入出力制御回路20は、読出時には、出力イネーブル信号OEに応じてメモリアレイから読出されたデータを出力する。

[0055]

メモリアレイMBは、複数のメモリアレイMAO〜MAnと、メモリアレイMAO〜MAnの間に配設されるセンスアンプ帯SB1〜SBnと、メモリアレイMAOおよびMAnの外側に配置されるセンスアンプ帯SBOおよびSBn+1を含む。メモリアレイMAO〜MAnの各々は、サブワードドライバ帯SWDBにより複数のサブメモリアレイSMAに分割される。

[0056]

メモリアレイMA0~MAnの各々において、サブワードドライバ帯SWDBにより分割されるサブメモリアレイSMAに共通にメインワード線MWLが配設される。メインワード線MWLは、対応のメモリアレイの各サブメモリアレイSMAの所定数のサブワード線に対応してそれぞれ配置される。メインワード線MWLおよびセンスアンプ帯上に配置される所定数のサブデコード線SDLが、サブワードドライバ帯SWDB内のサブワードドライバに入力されて、一本のサブワード線が選択される。

[0057]

センスアンプ帯SB1〜SBnの各々は、隣接メモリアレイにより共有される。メモリアレイMA0〜MAnに対応してメインワード線およびサブワード線を

ロウアドレス信号に従って選択するロウデコーダが配置され、またロウデコーダ と整列してコラムアドレス信号に従ってメモリアレイから列を選択するための列 選択信号を列選択線CSL上に伝達するコラムデコーダが配置される。

[0058]

列選択線CSLはセンスアンプ帯に配設され、選択時に所定数のセンスアンプ 回路を内部データ線対GIOPの群に接続する。内部データ線対GIOPは、所 定数がメモリアレイMAOないしMAnをわたって延在して配設され、ローカル データ線を介して選択されたセンスアンプ回路と結合される。

[0059]

図26に示した従来のDRAMブロックと比べて、サブメモリアレイSMAの大きさを小さくしメモリアレイMBをより多数に分割することにより、ワード線、ビット線の長さが短くなっているため、行選択およびセンスアンプによるセンス動作が高速化される。

[0060]

内部データ線対GIOPは、128ビットから512ビット分散けられ、プリアンプおよびライトドライバを含むデータパス帯DPBに結合される。このデータパス帯DPBにおいては、内部データ線対GIOPそれぞれに対応してプリアンプおよびライトドライバが配置される。内部データ線対GIOPは、書込データおよび読出データ両者を伝達する伝達線対であってもよく、また読出データを伝達するバス線対および書込データを伝達する書込データ線対が別々に内部データバス線対として設けられてもよい。

[0061]

行選択系回路/コマンド発生系回路16に与えられる外部制御信号exREADn、exWRITEnは、図26で外部制御信号の組み合わせで与えられていたデータ読出を指示するリードコマンド、データ書込を指示するライトコマンドに対応する。外部制御信号exREADn、exWRITEnに応じて、行選択系回路/コマンド発生系回路16は、所定の内部コマンド信号を発生する。

[0062]

行選択系回路/コマンド発生系回路16は、さらに、外部アドレスビットA0

~A12をロウアドレスとして取込み、内部ロウアドレス信号を生成する。

[0063]

列選択系回路14は、外部アドレスA0~A12を受けてコラムアドレスを取込み保持し、出力するコラムアドレス入力回路22と、コラムアドレスを受けてプリデコードするコラムプリデコーダ24とを含む。

[0064]

コラムアドレス入力回路 2 2 は、内部リードコマンドまたは内部ライトコマンドが与えられると、行選択系回路/コマンド発生系回路 1 6 の制御の下に、たとえば外部アドレスビット A 0 ~ A 1 2 のうちアドレスビット A 0 ~ A 4 の下位の部分を取込み、内部コラムアドレス信号を生成する。このコラムアドレス入力回路 2 2 も、アドレスバッファおよびアドレスラッチを含む。

[0065]

コラムアドレス入力回路 2 2 からの内部コラムアドレス信号は、コラムプリデ コーダ 2 4 へ与えられる。

[0066]

行選択系回路は、与えられた内部ロウアドレス信号をプリデコードして、プリデコード信号をロウ/コラムデコーダ帯RCDBに含まれるコラムデコーダへ与える。コラムプリデコーダ24は、コラムアドレス入力回路22からの内部コラムアドレス信号をプリデコードし、プリデコード信号をロウ/コラムデコーダ帯RCDBに含まれるコラムデコーダへ与える。

[0067]

コマンド発生系回路は、リードコマンドまたはライトコマンドを受けると、データ入出力制御回路20およびデータパス帯DPBに含まれるプリアンプおよびライトドライバの動作の制御を行なうための内部制御信号を生成する。

[0068]

DRAM回路ブロックは、さらに、内部電圧VPP、VCCS、VCCP、VBLおよびVCPを発生する内部電圧発生回路と、所定の間隔でリフレッシュ要求信号FAYを活性化するセルフリフレッシュタイマを含むブロックPHKを含む。DRAMコアに電源が投入されたときにパワーオンリセットによってリセッ

トされた後、セルフリフレッシュタイマが自動的にリフレッシュ要求信号FAYの活性化を開始するように構成してもよい。また、電源投入後にDRAMコアの外部から図示しない制御信号に応じて行選択系回路/コマンド発生系回路16にコマンドを与え、発生される内部コマンドCOMによってセルフリフレッシュタイマがリフレッシュ要求信号FAYの活性化を開始するように構成してもよい。【0069】

内部電圧VPPは、選択サブワード線SWL上に伝達される電圧であり、通常、動作電源電圧よりも高い電圧レベルである。電圧VCCSは、センスアンプ帯SBO~SBn+1に含まれるセンスアンプ回路の動作電源電圧であり、図示しない内部高圧回路により生成される。電圧VCCPは、周辺電源電圧であり、ロウ/コラムデコーダ帯RCDBに含まれるロウデコーダおよびコラムデコーダ、データパス帯DPBに含まれるプリアンプおよびライトドライバなどの周辺回路へ与えられる動作電源電圧であり、図示していない内部降圧回路により生成される。電圧VBLは、ビット線プリチャージ電圧である。電圧VCPは、メモリセルのセルプレートへ与えられるセルプレート電圧であり、メモリセルデータのHレベルの電圧およびLレベルの電圧の中間レベルである。これらの電圧VBLおよびVCPは、通常は、アレイ電源電圧(センス電源電圧)VCCSの1/2の中間電圧である。

[0070]

ブロックPHKのセルフリフレッシュタイマは、セルフリフレッシュモードに入ると活性化され、最大リフレッシュ時間 t REFmaxで、メモリアレイMAO~MAnのすべての行のリフレッシュが1回完了するように、所定の間隔で、リフレッシュ要求信号FAYを発行する。

[0071]

図3は、図2におけるメモリアレイMBの構成を概略的に示した図である。

図3を参照して、メモリアレイMBにおいては、メモリセルアレイは多数のサブメモリアレイSMAに分割されており、複数のサブメモリアレイSMAの各々にサブワードドライバ帯SWDとセンスアンプ帯SAとが配置されている。また、行方向に配置された複数のサブメモリアレイSMAを横断するようにメインワ

特2000-113097

ード線MWLが行方向に延びており、メインワード線MWLにサブワードドライバSWDを介して接続されたサブワード線SWLのサブメモリアレイSMA内を 行方向に延びている。メインワード線MWLは、ロウデコーダRDの信号に従っ てメインワードドライバMWDで駆動される。

[0072]

図4は、図3におけるサブメモリアレイSMAとその周辺に配置されるサブワードドライバSWDおよびセンスアンプSAとの接続関係を概略的に示した図である。

[0073]

図4を参照して、サブメモリアレイSMAは、行列状に配置された複数のメモリセルMCを有している。同一行に配置されたメモリセルMCのゲートには、サブワード線SWLが接続されており、このサブワード線SMLは、サブワードドライバ帯SWDの各ドライバSWDaに接続されている。同一列に配置されたメモリセルMCは、ビット線対BLおよび/BLのいずれかに接続されている。このビット線対BLおよび/BLは、シェアードゲート信号SHRbがゲートに入力されているNチャネルMOSトランジスタNT10、NT11を介して、図4中の上下のいずれかのセンスアンプS/Aに接続されている。

[0074]

なお、センスアンプ帯SAは、図4の横方向に延在して図2に示したセンスアンプ帯SB0~SBm+1を構成している。センスアンプ帯SAは、NチャネルMOSトランジスタNT10~NT13を構成要素とする複数のS/Aシェア回路および複数のセンスアンプS/A以外に、NチャネルMOSトランジスタNT15~NT17を構成要素とする複数のイコライズ回路を有している。このイコライズ回路は、ビット線BL、/BLにプリチャージ電圧VBLを印加するためのものである。

[0075]

サブワード線SWLは、メインワード線MWLの信号とサブデコード線SDL の信号に従ってサブワードドライバSWDaによって駆動される。

[0076]

図5は、図4におけるメモリセルMCの構成例を示した回路図である。

図5を参照して、メモリセルMCは、一方端にセルプレートが接続されセルプレート電位VCPが与えられるキャパシタ32と、キャパシタ32の他方端とビット線BLとの間に接続されゲートがサブワード線SWLに接続されたNチャネルMOSトランジスタ34とを含む。

[0077]

このキャパシタ32の一方端に接続されているセルプレートCPは、図4に示すようにサブメモリアレイSMAのほぼ全域に分布している。このセルプレートCPは、サブメモリアレイSMAとサブワードドライバ帯SWDとの境界近傍に延在するVCP電源線VCPLに複数個所で接続されることで、セルプレート電位VCPに固定されている。

[0078]

以上説明したメモリアレイの構成においては、図26で説明した従来のDRAMブロックと比べてロウアドレスアクセスおよびサイクル時間を短くするために、メモリアレイMAO〜MAmの数をそれぞれのメモリアレイを小さくすることにより増やしており、さらに、メモリアレイMAmの分割数を増やしてサブメモリアレイSMAの大きさを従来に比べて小さくしている。したがって、携帯情報端末等に使用されている低速SRAMの製品規格で決められた、たとえば70nsのサイクル時間に対して、DRAMの動作が2サイクル可能なように構成されている。

[0079]

図6は、図2における行選択系回路/コマンド発生系回路16の構成を示すブロック図である。

[0080]

図6を参照して、行選択系回路/コマンド発生系回路16は、行選択制御回路 41とコマンド発生回路40とを含む。

[0081]

コマンド発生回路40は、外部制御信号exWRITEnおよびexREAD nを受けて信号bufRWを出力するAND回路42と、外部制御信号exWR



ITEnおよびexREADnおよびリフレッシュ活性化信号REF_RASに応じてロウアクティブコマンド信号ACTOを活性化するコマンド入力バッファ /ラッチ回路44と、ロウアクティブコマンド信号ACTOおよびワード線駆動 タイミング信号RXTに応じて内部コマンド信号ACT、PRE、intWRI TE、intREADを出力する内部コマンド発生回路46とを含む。

[0082]

行選択制御回路 4 1 は、 8 個のメモリアレイMA 0 \sim MA 7 に対応して設けられる。メモリアレイMA 0 \sim MA 7 それぞれにおいて、 5 1 2 本のワード線(サブワード線)が配置される。

[0083]

行選択制御回路41は、ロウアドレスイネーブル信号RADEの活性化に応答して外部から与えられる12ビットのロウアドレスビットRA<11:0>を取込みラッチする入力バッファ/ラッチ回路52と、リフレッシュ活性化信号REF_RASの非活性化に応答してそのカウント値をインクリメントするリフレッシュカウンタ54と、リフレッシュ活性化信号REFに従って入力バッファ/ラッチ回路52およびリフレッシュカウンタ54の出力ビットを選択するセレクタ56と、セレクタ56からの12ビットのロウアドレスのうち、上位3ビットの内部ロウアドレスRAF<11:9>をデコードしてメモリアレイを特定するブロック選択信号BS<7:0>を生成するブロックデコード回路60と、セレクタ56からの下位9ビットのロウアドレスRAF<8:0>をプリデコードするロウプリデコード回路62とを含む。

[0084]

リフレッシュ活性化信号REF_RASは、セルフリフレッシュ要求信号に応答して所定期間活性状態となり、その間選択されたサブメモリアレイSMAにおいてリフレッシュ行の選択およびメモリセルデータのリフレッシュが実行される

[0085]

セレクタ56は、このリフレッシュ活性化信号REFの活性化時リフレッシュ カウンタ54の出力ビットQA<11:0>を選択し、リフレッシュ活性化信号 R'EFの非活性化時、入力バッファ/ラッチ回路52の出力ビットを選択する。 【0086】

リフレッシュカウンタ54は、リフレッシュ時には、アドレスビットQA<1 1:0>の範囲でアドレスを1ずつ増加させる。

[0087]

ブロックデコード回路60およびロウプリデコード回路62は、メモリマットのメモリアレイMA0~MA7に共通に設けられてもよく、またメモリアレイMA0~MA7にそれぞれに対応して設けられてもよい。

[0088]

ロウプリデコード回路62が、メモリアレイそれぞれに対応して設けられる場合には、ブロックデコード回路60からのブロック選択信号BS<7:0>に従って、ロウプリデコード回路62が、選択的に活性化され、選択された(指定された)メモリアレイに対して設けられたロウプリデコード回路62がプリデコード動作を実行する。

[0089]

行選択制御回路41は、さらに、セルフリフレッシュタイマから発行されるリフレッシュ要求信号FAY、ノーマル動作信号ACT_RAS、リフレッシュ活性化信号REF_RASに応じてリフレッシュ活性化信号REFを出力するリフレッシュコントロール回路50と、リフレッシュ活性化信号REFが活性化するとロウ系制御タイミング信号を所定のシーケンスで発生するロウ系リフレッシュタイミング制御回路58と、ロウアクティブコマンド信号ACTに応じてロウ系制御タイミング信号を所定のシーケンスで発生するロウ系タイミング制御回路48とを含む。

[0090]

リフレッシュコントロール回路 5 0 は、リフレッシュ要求信号FAYが与えられると、後に説明するようにリフレッシュ活性化信号REFを活性化する。ロウ系リフレッシュタイミング制御回路 5 8 がこのリフレッシュ活性化信号REFに従って所定のシーケンスで各制御信号を発生したの後、ロウ系リフレッシュタイミング制御回路 5 8 は、センスアンプ活性化信号 S O が活性化されてから所定期

間経過後にリフレッシュ活性化信号REF_RASを非活性化状態に駆動する。これらの一連の動作により、1つのセルフリフレッシュ動作が完了する。リフレッシュ活性化信号REF_RASが非活性化状態となると、リフレッシュカウンタ54がリフレッシュアドレスQA<11:0>を1だけ増加させる。

[0091]

図7は、図6に示したコマンド入力バッファ/ラッチ回路44の構成を示す回 路図である。

[0092]

図7を参照して、コマンド入力バッファ/ラッチ回路44は、内部プリチャージコマンド信号PREを受けて反転するインバータ72と、外部ライトコマンド信号exWRITEnがLレベルになるとセットされ、インバータ72の出力がLレベルになるとリセットされるラッチ回路74と、ラッチ回路74の反転出力/Qとリフレッシュ活性化信号REF_RASとを受けるOR回路76と、OR回路76の出力を受けてその変化に応じてパルスを発生するパルス発生回路78とを含む。

[0093]

コマンド入力バッファ/ラッチ回路44は、さらに、内部プリチャージコマンド信号PREを受けて反転するインバータ82と、外部リードコマンド信号exREADnがLレベルになったときにセットされインバータ82の出力がLレベルになったときにリセットされるラッチ回路84と、ラッチ回路84の反転出力/Qとリフレッシュ活性化信号REF_RASとを受けるOR回路86と、OR回路86の出力に応じてパルス信号を発生するパルス発生回路88と、パルス発生回路78、88の出力を受けるOR回路90とを含む。OR回路90はロウアクティブコマンド信号ACTOを出力する。

[0094]

図8は、図7に示したパルス発生回路78の構成を示す回路図である。パルス発生回路78は、K.Dosaka et al., "A 90-MHz 16-Mb System Integrated Memor y with Direct Interface to CPU" IEICE TRANS ELECTRON VOL.E79-C, pp948-955, NO.7 JULY 1996.に記載されている。

[0095]

図7、図8を参照して、パルス発生回路78は、入力信号INを受けて反転するインバータ91と、インバータ91の出力と電源電位とを入力に受けるNAN D回路92と、NAND回路92の出力を受けて反転するインバータ94と、一方の入力同士が交差結合されたNAND回路96,98と、NAND回路98の出力を受けて反転するインバータ100とを含む。インバータ94の出力はNAND回路86の他方の入力に与えられる。

[0096]

パルス発生回路78は、さらに、インバータ91の出力とインバータ100の出力とを入力に受けるNAND回路102と、NAND回路102の出力を受けて反転するインバータ104と、電源ノードと接地ノードとの間に直列に接続されるPチャネルMOSトランジスタ108およびNチャネルMOSトランジスタ106と、PチャネルMOSトランジスタ108とNチャネルMOSトランジスタ106の接続ノードの電位を受けて反転し出力信号OUTを出力するインバータ110とを含む。インバータ104の出力はNチャネルMOSトランジスタ106のゲートに与えられる。また、PチャネルMOSトランジスタ108とNチャネルMOSトランジスタ106の接続ノードの電位はNAND回路98の他方の入力に与えられる。

[0097]

パルス発生回路78は、さらに、出力信号OUTを受けて遅延する遅延回路1 12と、遅延回路112の出力を受けて反転しPチャネルMOSトランジスタ1 08のゲートに与えるインバータ114とを含む。

[0098]

なお、図7のパルス発生回路88は、パルス発生回路78と同様な構成を有しており説明は繰返さない。

[0099]

図9は、図8に示したパルス発生回路78の動作を説明するための動作波形図である。

[0100]

・図8、図9を参照して、時刻t1において入力信号INがHレベルからLレベルに立下がると、その立下がりエッジに応じてNAND回路96,98で構成されるラッチ回路がセットされ応じてNチャネルMOSトランジスタ106が導通し出力信号OUTが変化する。そして、遅延回路112による遅延後の時刻t2においてはPチャネルMOSトランジスタ108が非導通状態となり、NAND回路96,98で構成されるラッチ回路がリセットされ応じて出力信号OUTが再び変化しパルス信号が発生する。

[0101]

時刻t3における入力信号INの立上がりにおいてはパルス発生回路78は出力信号OUTを変化させることはない。

[0102]

図10は、図6におけるリフレッシュコントロール回路50の構成を示す回路 図である。

[0103]

図10を参照して、リフレッシュコントロール回路50は、リフレッシュ活性化信号REF_RASを受けて反転するインバータ122と、リフレッシュ要求信号FAYの活性化に応じてセットされインバータ122の出力に応じてリセットされるラッチ回路124と、ラッチ回路124の反転出力/Qとノーマル動作信号ACT_RASとを受けるOR回路126と、OR回路126の出力を受けパルス信号を発生するパルス発生回路128とを含む。パルス発生回路128の出力は内部リフレッシュコマンド信号REFである。

[0104]

図11は、図6における入力バッファ/ラッチ回路52の構成を示す回路図である。

[0105]

図11を参照して、入力バッファ/ラッチ回路52は、信号bufRWを受けて反転するインバータ122と、インバータ122の出力および信号bufRWに応じて活性化して内部ロウアドレス信号RA<11:0>を伝達するトランスミッションゲート124とを含む。

[0106]

入力バッファ/ラッチ回路52は、さらに、トランスミッションゲート124によって伝達された外部ロウアドレス信号RA<11:0>をラッチするためのラッチを構成するインバータ126,128と、ロウアドレスイネーブル信号RADEを受けて反転するインバータ130と、インバータ130およびロウアドレスイネーブル信号RADEに応じて活性化しインバータ126の出力を伝達するトランスミッションゲート132とを含む。

[0107]

入力バッファ/ラッチ回路52は、さらに、トランスミッションゲート132 によって伝達されたインバータ126の出力を保持するラッチ回路を構成するインバータ134および136とを含む。インバータ134の出力は内部ロウアドレス信号inRA<11:0>となる。

[0108]

なお、図11の回路図では、1ビットに対応する構成を代表的に示したが外部 ロウアドレス信号RA<11:0>のビット数に対応して並列的に同様な構成の 回路が設けられている。

[0109]

図12は、実施の形態1におけるロウ系回路の動作を説明するための読出時に おける第1の動作波形図である。

[0110]

図6、図12を参照して、通常の動作においては、図2の内部電位発生回路/ セルフリフレッシュタイマブロックPHKに含まれるセルフリフレッシュタイマ は常に動作しており、リフレッシュ周期ごとにリフレッシュ要求信号FAYが発 行されている。

[0111]

時刻t1において外部アドレス信号exADRが入力されさらに時刻t2において外部リードコマンド信号exREADnが入力されている場合には内部コマンド発生回路46に応じてロウアクティブコマンド信号ACTが時刻t3において活性化され同時にノーマル動作信号ACT_RASが活性化する。

[0112]

時刻t4においてリフレッシュ要求信号が入力された場合であっても、ノーマル動作信号ACT_RASが活性化されているときには、リフレッシュコントロール回路50は、リフレッシュ要求信号が入力されたことを保持しているが、内部リフレッシュコマンド信号REFは活性化しない。

[0113]

ロウ系タイミング制御回路48はロウアクティブコマンド信号ACTに応じて 所定のタイミングで内部リードコマンド信号intREADを活性化し、内部プリチャージコマンド信号PREを活性化する。そしてメモリアレイからは内部データintDが時刻t5において出力される。

[0114]

時刻 t 6においてノーマル動作信号ACT_RASの立下がりに応じてリフレッシュコントロール回路はリフレッシュ要求信号FAYによってセットされていたラッチの情報に応じて内部リフレッシュコマンド信号REFを活性化させる。 そしてロウ系リフレッシュタイミング制御回路 5 8 はリフレッシュ活性化信号REF_RASを所定の時間だけ活性化されリフレッシュサイクルを生成する。

[0115]

また、外部アドレス信号 e x A D R が入力された時刻 t 1 から所定のアドレス アクセス時間 t A A だけ経過した後の時刻 t 7 において出力イネーブル信号OE が活性化されデータ信号DQとして有効なデータが出力される。

[0116]

内部コマンド信号ACTが出力されてからメモリアレイよりデータの読出が完了するまでのノーマル動作信号ACT_RASの活性化時間を通常読出サイクル時間と呼ぶことにする。また、内部リフレッシュコマンド信号REFが出力されてからメモリアレイの内部リフレッシュコマンド信号に対応する部分のリフレッシュが完了するまでのリフレッシュ活性化信号REF_RASの活性化時間をリフレッシュサイクル時間と呼ぶことにする。すると、半導体記憶装置がリードコマンドを受けてから次のリードやライト等のアクセスコマンドを受けることができる基本サイクル時間は、通常読出サイクル時間とリフレッシュサイクル時間と

の合計時間以上になっている。

[0117]

図13は、ロウ系回路の動作を説明するための読出時の第2の動作波形図である。

[0118]

図6、図13を参照して、外部リードコマンド信号exREADnに先立ってリフレッシュ要求信号FAYが入力されると、リフレッシュコントロール回路50はノーマル動作信号ACT_RASが非活性化状態にあることを確認し内部リフレッシュコマンド信号REFを出力する。そして、ロウ系リフレッシュタイミング制御回路58はリフレッシュ活性化信号REF_RASを所定の時間活性化してリフレッシュサイクルに入り、リフレッシュカウンタで生成されている内部アドレスQA<11:0>で選択される行すなわち、ブロック選択信号BS<15:0>で選択されるメモリアレイ内のロウプリデコード信号X<19:0>で選択されるページに対してリフレッシュ動作に入る。

[0119]

時刻t2において外部アドレス信号exADRが入力され、時刻t3において外部リードコマンド信号exREADnが入力されても、コマンド入力バッファ /ラッチ回路44はリフレッシュ活性化信号REF_RASが活性化状態にある ためロウアクティブコマンド信号ACT0を活性化しない。

[0120]

そして、時刻t4においてリフレッシュ活性化信号REF_RASが非活性化状態になると、応じてコマンド入力バッファ/ラッチ回路44はロウアクティブコマンド信号ACT0を活性化し、内部コマンド発生回路46が応じてロウアクティブコマンド信号ACTを発生する。そして、ロウ系タイミング制御回路48は所定の期間ノーマル動作信号ACT_RASを活性化する。この動作に並行して、内部コマンド発生回路46は、ロウアクティブコマンド信号ACTを発行した後所定のタイミングで内部リードコマンド信号intREADおよび内部プリチャージコマンド信号PREを順次活性化する。そして時刻t5において内部データintDがメモリマットから読出される。

[0121]

そして、時刻t2からアドレスアクセス時間tAA後である時刻t6において 出力イネーブル信号OEの活性化に応じてデータ信号DQとして有効なデータが 出力される。

[0122]

図14は、書込時におけるロウ系信号を説明するための第1の動作波形図である。

[0123]

図6、図14を参照して、書込時には時刻t1にまず外部入力データがデータ信号DQとして与えられ、ライトデータとして内部データintDが保持される。そして、時刻t2において外部アドレス信号extADRが入力され、続いて時刻t3において外部ライトコマンド信号exWRITEnが入力される。すると、時刻t4においてコマンド入力バッファ/ラッチ回路および内部コマンド発生回路46によってロウアクティブコマンド信号ACTが発行されノーマル動作信号ACT_RASが活性化される。そして、所定のタイミングにおいて内部ライトコマンド信号intWRITEおよび内部プリチャージコマンド信号PREが発生される。

[0124]

ノーマル動作信号ACT_RASが活性化されている期間中である時刻 t 5 においてリフレッシュ要求信号FAYが入力された場合であっても、リフレッシュコントロール回路 5 0 は、直ちに内部リフレッシュコマンド信号REFを活性化させずに時刻 t 6 のノーマル動作信号の非活性化を待ってから内部リフレッシュコマンド信号REFを活性化させる。そして、ロウ系リフレッシュタイミング制御回路 5 8 においてリフレッシュ活性化信号REF_RASが所定の期間活性化されその間にメモリアレイでのリフレッシュが行なわれる。

[0125]

図15は、書込時におけるロウ系回路の動作を説明するための第2の動作波形図である。

[0126]

図6、図15を参照して、時刻t1においてリフレッシュ要求信号FAYに応じてリフレッシュ動作が開始された後に時刻t2、t3においてそれぞれ外部アドレス信号exADR、外部ライトコマンド信号exWRITEnがそれぞれ入力された場合には、コマンド入力バッファ/ラッチ回路44は、リフレッシュ活性化信号REF_RASの非活性化後にロウアクティブコマンド信号ACTを発生させるように動作する。

[0127]

外部ロウアドレスRA<11:0>は、外部リードコマンド信号exREAF nあるいは外部ライトコマンド信号exWRITEnに同期してラッチされた後 ロウアドレスイネーブル信号RADEに同期してブロックデコード回路60ある いはロウプリデコード回路62に送られる。

[0128]

したがって、時刻 t 4 ~ t 5 において内部データ i n t Dとして保持されている外部から入力されてきたライトデータがメモリアレイに対して書込まれる。

[0129]

以上説明したように、リードサイクルにおいて、内部でのリード動作が最初の第1のサイクルに行なわれても、あるいはリフレッシュサイクルが経過した後の第2のサイクルで行なわれても、アドレスアクセス時間 t A A 時間後に出力イネーブル信号OEを活性化させて出力データを有効にする。このため、第1のサイクルでリード動作が行なわれた場合には内部データバス上にリードデータを保持しておく。したがって、リードデータが出力されるタイミングはスペック上のアドレスアクセス時間 t A A で規定される。

[0130]

一方、ライトサイクルにおいて第2のサイクルでライト動作が行なわれる場合には、ラッチされた外部入力データは、内部ライトコマンド信号intWRIT Eが発行されるまで保持される。

[0131]

その後内部コマンド発生回路46においてロウアクティブコマンド信号ACTが活性化されそしてロウ系タイミング制御回路48に入ると各種のロウ系制御信

号が生成される。その中のワード線駆動マスタ信号RXTが生成されると、内部コマンド発生回路46において外部コマンドに従って内部リードコマンド信号intREADあるいは内部ライトコマンド信号intWRITEが発生され、さらに、内部プリチャージコマンド信号PREが所定の遅延時間後に発生される。

[0132]

つまり、低速SRAMの製品スペックで決められたサイクル時間内に2サイクルのメモリアレイへのアクセス動作が可能なようにDRAMのサブメモリアレイの分割を増やしてサイクル時間を短くする。そして、メモリアクセス要求が先に来ている間にリフレッシュ要求が来た場合には、リフレッシュ要求に対する動作をリードまたはライト動作の終了まで待ってから実行する。逆にリフレッシュ最中にメモリアクセス要求が来た場合には、リフレッシュ終了後にメモリアクセス動作を行なう。したがって、DRAMコアの外から見ると、低速SRAMと同様な簡易な制御で動作可能なインターフェイスを提供することができる。

[0133]

[実施の形態2]

図16は、実施の形態2において行選択系回路/コマンド発生系回路16に代えて用いられる行選択系回路/コマンド発生系回路216の構成を示すブロック図である。

[0134]

図16を参照して、行選択系回路/コマンド発生系回路216は、コマンド発生回路240と行選択制御回路241とを含む。

[0135]

コマンド発生回路240は、図6に示したコマンド発生回路40の構成においてコマンド入力バッファ/ラッチ回路44に代えてコマンド入力バッファ/ラッチ回路244を含み、さらに、遅延回路251を含む点がコマンド発生回路40と異なっている。他の構成はコマンド発生回路40と同様であり説明は繰返さない。遅延回路251は、リフレッシュサイクルの1サイクル分に相当する遅延時間だけ入力信号を遅延してロウアクティブ遅延信号ACTDを出力する1サイクル遅延回路254と、ロウアクティブコマンド信号ACTによってセットされ、

ロウアグティブ遅延信号ACTDによってリセットされ遅延期間表示信号ACT _ACTDを出力するラッチ回路252を含む。

[0136]

コマンド入力バッファ/ラッチ回路244は、リフレッシュ活性化信号REF _RASの状態にかかわらずロウアクティブコマンド信号ACT0を内部コマン ド発生回路に伝達する点が異なっている。

[0137]

行選択制御回路241は、図6における行選択制御回路41の構成において、 リフレッシュコントロール回路50に代えてリフレッシュコントロール回路25 0を含む点が行選択制御回路41と異なっている。他の構成は行選択制御回路4 1と同様であり説明は繰返さない。

[0138]

図17は、図16のリフレッシュコントロール回路250の構成を示す回路図である。

[0139]

図17を参照して、リフレッシュコントロール回路250は、リフレッシュ活性化信号REF_RASを受けて反転するインバータ262と、リフレッシュ要求信号FAYに応じてセットされインバータ262の出力に応じてリセットされるラッチ回路264と、ラッチ回路264の反転出力/Q、遅延期間表示信号ACT_ACTDおよびノーマル動作信号ACT_RASを受けるOR回路266と、OR回路266の出力を受けてパルスを発生するパルス発生回路268とを含む。パルス発生回路268は内部リフレッシュコマンド信号REFを出力する

[0140]

図18は、図16における1サイクル遅延回路254の構成を示す回路図である。

[0141]

図18を参照して、1サイクル遅延回路254は、ロウアクティブコマンド信 号ACTを受けて所定時間遅延させる直列に接続された遅延部254#1~25 4 # n を含む。遅延部254 # n は、ロウアクティブ遅延信号ACTDを出力する。

[0142]

遅延部254#1は、ロウアクティブコマンド信号ACTを受けて反転するインバータ272と、インバータ272の出力ノードと電源ノードとの間に結合されるキャパシタ274と、インバータ272の出力ノードと接地ノードとの間に結合されるキャパシタ276と、インバータ272の出力を受けて反転して出力するインバータ278とを含む。遅延部254#2~254#nは遅延部254#1と同様な構成を有するため説明は繰返さない。

[0143]

遅延部254#1~254#nの直列に接続される個数は、リードコマンドあるいはライトコマンドが入ったときにフレッシュ活性化期間に相当する第1のサイクル時間分だけ遅延させるように調整され、1サイクル遅延回路254は、ロウアクティブ遅延信号ACTDを発生する。

[0144]

図19は、実施の形態2におけるロウ系信号の説明をするための動作波形図である。

[0145]

図16、図19を参照して、時刻t1においてリフレッシュ要求信号がリードサイクルあるいはライトサイクルに入る前に発行された場合、リフレッシュ要求信号FAYに応じて内部リフレッシュコマンド信号REFが活性化され、さらにリフレッシュ活性化信号REF_RASが活性化される。

[0146]

時刻t2、t3において、それぞれ外部アドレス信号exADRおよび外部リードコマンド信号exREADnが入力される。入力された外部リードコマンド信号exREADnに応じて発生されたロウアクティブコマンド信号ACTは、チップ内部がリフレッシュ動作中であるなしにかかわらず、1サイクル遅延回路254によって第1のサイクル時間分だけ遅延されてロウアクティブ遅延信号ACTDとしてロウ系タイミング制御回路48に伝達される。遅延期間である間は

ラッチ回路252によって遅延期間表示信号ACT_ACTDが活性化されている。したがって、この遅延されている期間の間にリフレッシュ要求信号FAYに応じたリフレッシュサイクルを終了させることができる。

[0147]

時刻t4において1サイクル時間分遅延されたロウアクティブ遅延信号ACT Dが活性化されるとロウ系タイミング制御回路48がノーマル動作信号ACT RASを活性化しさらにワード線駆動マスタ信号RXTに応じてその後内部リードコマンド信号intREADおよび内部プリチャージコマンド信号PREが所定のタイミングで順次活性化される。そして、時刻t5においてメモリアレイからデータが読出され、その後データ信号DQとして有効なデータが出力される。

[0148]

図20は、実施の形態2におけるロウ系信号の説明をするための第2の動作波 形図である。

[0149]

図16、図20を参照して、遅延期間表示信号ACT_ACTDまたはノーマル動作信号ACT_RASが活性化されている場合にリフレッシュ要求信号FAYが入力された場合について述べる。

[0150]

時刻t1において外部アドレス信号exADRが入力され、時刻t2において外部リードコマンド信号exREADnが入力されると、図19で示した場合と同様にロウアクティブコマンド信号ACTが所定の時間だけ遅延されたロウアクティブ遅延信号ACTDが発生され応じてノーマル動作信号ACT_RASが活性化されて時刻t4~t6の間に読出動作が行なわれる。

[0151]

そして、時刻t6においてノーマル動作信号ACT_RASが立下がるとリフレッシュコントロール回路250は、内部リフレッシュコマンド信号REFを活性化させてリフレッシュ動作に入る。

[0152]

以上説明したように、実施の形態2においてはリフレッシュ動作中に読出コマ

ンドあるいは書込コマンドが入力された場合でも、内部のメモリアレイで読出動作または書込動作が行なわれるのは常に所定のリフレッシュ時間後であるため、 リフレッシュ動作が終了してから読出または書込動作が行なわれることになる。

[0153]

一方、リフレッシュが行なわれていないときに読出または書込コマンドが入力された場合には、リフレッシュ要求信号FAYが入力されても読出書込のノーマル動作が終了してからリフレッシュ動作が実行される。したがって、複雑なリフレッシュのコントロール信号を与える必要がなくSRAMと同様なインターフェイスでDRAMコアを使用することができる。

[0154]

[実施の形態3]

図21は、実施の形態3において用いられるDRAMコアMCRaの構成を示したブロック図である。

[0155]

図21を参照して、DRAMコアMCRaは、2バンク構成のDRAMコアであり、メモリアレイMBに代えてメモリアレイMBaおよびMBbを含み、行選択系回路/コマンド発生系回路16に代えて行選択系回路/コマンド発生系回路316を含む点が図2に示したDRAMコアMCRと異なる。他の部分はDRAMコアMCRと同様であり説明は繰返さない。

[0156]

行選択系回路/コマンド発生系回路316からは、ロウ系制御タイミング信号 およびロウプリデコード信号が、各バンクごとに別の信号バスで伝達される。

[0157]

図22は、図21における行選択系回路/コマンド発生系回路316の構成を 示したブロック図である。

[0158]

図22を参照して、行選択系回路/コマンド発生系回路316は、コマンド発生回路340と行選択制御回路341とを含む。

[0159]

コマンド発生回路340は、図6に示したコマンド発生回路40の構成においてコマンド入力バッファ/ラッチ回路44に代えてコマンド入力バッファ/ラッチ回路344を含み、内部コマンド発生回路46に代えて内部コマンド発生回路46を含む点がコマンド発生回路40と異なっている。他の構成はコマンド発生回路40と同様であり説明は繰返さない。

[0160]

コマンド入力バッファ/ラッチ回路344は、コマンド信号exREADn、exWRITEnが入力されたとき、リフレッシュ活性化信号REF_RASおよび最上位外部ロウアドレスRA_latch<11>の状態に応じてロウアクティブコマンド信号ACTOを内部コマンド発生回路に伝達する点が異なっている。内部コマンド発生回路346は、ワード線駆動マスタ信号RXT<1:0>の状態に応じて内部コマンド信号ACT<1:0>、PRE<1:0>を活性化する様に構成される点が異なっている。

[0161]

行選択制御回路341は、図6における行選択制御回路41の構成において、リフレッシュコントロール回路50に代えてリフレッシュコントロール回路350を含み、ロウ系タイミング制御回路48に代えてロウ系タイミング制御回路348を含み、ロウ系リフレッシュタイミング制御回路58に代えてロウ系リフレッシュタイミング制御回路358を含む点が行選択制御回路41と異なっている。他の構成は行選択制御回路41と同様であり説明は繰返さない。

[0162]

図22では、2バンクの構成の例においてバンクアドレスは最上位のロウアドレスRA<11>に割付けられており、またたとえば、ロウ系制御タイミング信号は、バンク別に、ロウアクティブコマンド信号ACT<1:0>、ワード線駆動マスタ信号RXT<1:0>、センスアンプ活性化信号SO<1:0>、内部プリチャージコマンド信号PRE<1:0>のようにバンクに対応してそれぞれ与えられる。

[0163]

リフレッシュコントロール回路350は、各バンクのノーマル動作信号ACT

__RASおよび、アドレスQA<11>に応じて内部リフレッシュコマンド信号 REFを発生する。また、ロウ系タイミング制御回路348、ロウ系リフレッシュタイミング制御回路358は、各バンクに対応するロウ系制御タイミング信号 を出力する。

[0164]

実施の形態3においては、リードやライトサイクルの通常動作を行なおうとするバンクとリフレッシュ中もしくはリフレッシュしようとするバンクとが同一バンクであった場合には、実施の形態1や実施の形態2で説明したように、DRAMコアは、通常動作またはリフレッシュ動作のいずれか一方を待機させて、その待機させた動作が第2のサイクルで行なわれるように制御を行なう。または、DRAMコアは、第2のサイクルで行なわれる通常動作が終了してからリフレッシュ動作が行なわれるように制御を行なう。

[0165]

一方、通常動作でアクセスしようとするバンクとリフレッシュ中であったりこれからリフレッシュしようとするバンクとが別のバンクであった場合には、通常動作とリフレッシュ動作とを並行して第1のサイクルで行なうように制御することで実行的なリードやライトサイクル時間を短くすることができる。

[0166]

図22に示す構成例においては、外部リードコマンド信号exREADnまたは外部ライトコマンド信号exWRITEnが入力された場合に、第1のバンクや第2のバンクがリフレッシュ中でリフレッシュ活性化信号REF_RAS信号が活性化されており、かつ、リフレッシュカウンタの最上位のアドレスQA<11>とバンクアドレスとなる最上位の外部ロウアドレスRA_1atch<11>とが一致しておれば、実施の形態1の場合と同様にリフレッシュ動作が終わりリフレッシュ活性化信号REF_RASが非活性化状態になるまで待ってから第2のサイクルが生成される。第2のサイクルでは、外部ロウアドレスRA_1atch<11>に分(11)に従ってロウアクティブコマンド信号ACT<1>またはACT<0>を活性化してロウアクティブ動作に入り、リードやライト動作が行なわれる。

[0167]

最上位アドレスQA<11>と外部ロウアドレスRA_latch<11>が一致していなければ、そのまま、ロウアクティブコマンド信号ACT<1>またはACT<0>を活性化してロウアクティブ動作に入り、リードやライト動作を行なわれる。

[0168]

一方、リフレッシュ要求信号FAYが入力されてきた場合において第1のバンクあるいは第2のバンクがロウアクティブ中の場合、すなわち、ノーマル動作信号ACT_RAS<0>またはACT_RAS<1>が活性化されていた場合には、最上位アドレスQA<11>で指定されるリフレッシュを行なおうとするバンクと通常動作でアクセスを行なおうとするバンクとが一致すると、実施の形態1の場合と同様にノーマル動作信号ACT_RAS<0>あるいはACT_RAS<1>が非活性化されるまで待ってから第2のサイクルを生成しリフレッシュ動作に入る。バンクが一致しない場合にはそのままリフレッシュ動作に入る。

[0169]

図23は、2バンク構成にした場合の行選択系回路/コマンド発生系回路の他 の例を示したブロック図である。

[0170]

図23に示す構成例においては、外部リードコマンド信号exREADnあるいは外部ライトコマンド信号exWRITEnが入力されたときには、実施の形態2の場合と同様に、遅延回路451内部の1サイクル遅延回路454の遅延時間によって、常に第1のサイクル時間分だけ遅延された第2のサイクルからロウアクティブ動作に入る。

[0171]

一方、リフレッシュ要求信号FAYが入力されてきたときに最上位アドレスQA<11>で指定されるリフレッシュを行なおうとするバンクと遅延期間表示信号ACT_ACTD<1:0>およびノーマル動作信号ACT_RAS<1:0>から認識されるリードやライトの通常動作を行なおうとするもしくは通常動作中のバンクとが一致する場合には、実施の形態2の場合と同様なリフレッシュ動

作開始ダイミングの制御を行なう。

[0172]

一方、リフレッシュを行なおうとするバンクとノーマル動作を行なおうとする バンクとが一致していなければそのままリフレッシュ動作に入る。

[0173]

したがって、バンク構成を有する場合にも、SRAMと同様なインタフェースで動作させることが可能なDRAMコアを実現することができる。

[0174]

以上、リフレッシュ動作と通常アクセス動作とが競合した場合の説明をしたが、これを実現する回路構成において、各バンクのロウローカル制御ブロックに、ロウプリデコード信号X<19:0>を保持するラッチ回路を備えてもよい。

[0175]

この際には、ロウアドレスイネーブル信号RADEと内部リフレッシュコマンド信号REFは同時に活性化されないように両者の活性化されるタイミングを適当な時間以上ずらすように制御する。このように制御すれば、リードあるいはライト動作でのロウプリデコード信号X<19:0>とリフレッシュ動作でのロウプリデコード信号X<19:0>が衝突することなく本実施の形態での動作が実現できる。

[0176]

したがって、この場合には、ブロック選択信号BS<7:0>で選択されたロウローカル制御ブロックにロウプリデコード信号X<19:0>を取込んだ後は、ロウローカル制御ブロックにロウプリデコード信号X<19:0>を伝達する信号線バスを開放できる。ロウプリデコード信号のバスをバンク間で共有することができるため、チップ面積を小さくすることができる。

[0177]

[実施の形態4]

実施の形態4の半導体記憶装置では、図6に示した外部コマンド入力バッファ /ラッチ回路44および外部ロウアドレスRA<11:0>を受ける入力バッファ/ラッチ回路52が同期型インターフェイスを有する場合を説明する。

[0178]

図24は、実施の形態4において用いられる同期型インターフェイスを説明するための回路図である。

[0179]

図24を参照して、コマンド入力バッファ/ラッチ回路CBLCの前段部には、外部ライトコマンド信号exWRITEnをクロック信号CLK, ZCLKに応じて取込むラッチ回路602と、外部リードコマンド信号exREADnをクロック信号CLK, ZCLKに応じて同期して取込むラッチ回路604とが設けられる。たとえば、実施の形態1の半導体記憶装置を同期化させる場合には、図6で示したコマンド入力バッファ/ラッチ回路44が図24のコマンド入力バッファ/ラッチ回路CBLCに対応する。

[0180]

ラッチ回路602は内部リードコマンド信号intWRITEnをコマンド入力バッファ/ラッチ回路CBLCに対して出力し、ラッチ回路604は、内部リードコマンド信号intREADnをコマンド入力バッファ/ラッチ回路CBLCに向かって出力する。

[0181]

ラッチ回路602は、クロック信号CLKおよびZCLKに応じて外部ライトコマンド信号exWRITEnを取込み内部に伝達するトランスミッションゲート610と、トランスミッションゲート610によって取込まれた外部ライトコマンド信号exWRITEnを受ける直列に接続されたインバータ612、614と、トランスミッションゲート610と相補的に導通しインバータ614の出力をインバータ612の入力に帰還させるためのトランスミッションゲート622と、インバータ614の出力を受けクロック信号CLKおよびZCLKに応じて導通し伝達するためのトランスミッションゲート616と、トランスミッションゲート616によって伝達されたデータを受ける直列に接続されたインバータ618、620と、トランスミッションゲート616と相補的に導通しインバータ620の出力をインバータ618の入力に帰還させるトランスミッションゲート624とを含む。

[0182]

インバータ620の出力はラッチ回路602の出力であり、これは内部ライトコマンド信号intWRITEnとなる。

[0183]

ラッチ回路604はラッチ回路602と同様な構成を有しており説明は繰返さない。

[0184]

図25は、実施の形態4において外部ロウアドレスをクロック信号に入力する ための入力バッファ/ラッチ回路552の構成を示すブロック図である。

[0185]

図25を参照して、入力バッファ/ラッチ回路552は、外部ロウアドレス信号RA<11:0>をクロック信号CLKおよびZCLKに応じて同期化して取込むラッチ回路632と、ラッチ回路632の出力を信号bufRWおよびロウアドレスイネーブル信号RADEに応じて取込み内部ロウアドレス信号inRA<11:0>を出力するラッチ回路634とを含む。

[0186]

図25に示した入力バッファ/ラッチ回路552は、図6における入力バッファ/ラッチ回路52に代えて用いられ、ラッチ回路634の構成は図6における入力バッファ/ラッチ回路52と同様であり説明は繰返さない。また、ラッチ回路632は、図24で示したラッチ回路602と同様な構成を有するため説明は繰返さない。

[0187]

以上説明したように、実施の形態4においては、実施の形態1で説明した半導体記憶装置の外部リードコマンド信号exREADnおよび外部ライトコマンド信号exWRITEnと、さらに外部ロウアドレス信号RA<11:0>をクロック信号に同期化して取込むインターフェイスを付加したものであり、したがって同期型半導体記憶装置をDRAMコアとして内蔵する場合においても、リフレッシュ制御のための複雑な制御信号を与える必要がない混載用DRAMコアプロックを実現することができる。

[0188]

なお、実施の形態 2 、実施の形態 3 において説明した構成も、同様な同期型インターフェイスを付加すれば同期型半導体記憶装置に適用することが可能となる

[0189]

以上説明した実施の形態1~4においては、リフレッシュ要求信号FAYをそのまま使用するかもしくは遅延させて使用して応じて内部リフレッシュコマンド信号REFを発生させる構成を説明したが、たとえば、リードあるいはライトサイクルに入ったときにまず無条件に内部リフレッシュコマンド信号REFを活性化するような構成にしてもよい。

[0190]

その際に、既にリフレッシュ要求信号FAYによるリフレッシュ動作中であった場合には、コマンドに応じて無条件に発生される内部リフレッシュコマンド信号REFは無効になる。リードあるいはライトサイクルにおいて無条件に発生される内部リフレッシュコマンド信号REFに従ってリフレッシュがされる場合には、実施の形態1~実施の形態4で説明したような制御を行なえばよい。

[0191]

[他の適用例]

上述の説明においては、混載DRAMについて説明している。しかしながら、 本発明は、一般に、DRAMであれば適用が可能である。

[0192]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範 囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

[0193]

【発明の効果】

請求項1~3に記載の半導体記憶装置は、アクセスコマンドが入力され、通常 動作が行なわれているときに、リフレッシュ要求信号が発生したときにはメモリ アレイにおける通常動作の終了を待ってリフレッシュを行なう。したがって、リフレッシュの制御を意識せず簡単な制御信号を与えることで動作可能なDRAMコアを実現できる。

[0194]

請求項4、5に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の 奏する効果に加えて、リフレッシュ要求信号が発生しメモリアレイでリフレッシュ動作が行なわれている場合に、アクセスコマンドが入力されてきたときにはリフレッシュ動作の終了を待って通常の読出、書込等のアクセスを行なう。したがって、リフレッシュの制御を意識せず簡単な制御信号を与えることで動作可能な DRAMコアを実現できる。

[0195]

請求項6、7に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の 奏する効果に加えて、アクセスコマンドは、常にリフレッシュサイクル以上遅延 されて実行される。したがって、リフレッシュ要求とアクセスコマンドが競合し た場合でも、次のサイクルにおいて確実にリフレッシュ動作をすることができる

[0196]

請求項8に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の奏する効果に加えて、コマンド入力がされてからメモリアレイよりデータが出力されるまでの時間が変化する場合でも、データを保持し、出力制御信号でデータ出力のタイミングを調整するので、DRAMコアから外部に出力されるデータのアドレスアクセス時間を一定に保つことができる。

[0197]

請求項9に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の奏する効果に加えて、アクセスコマンドに対応する行アドレスとリフレッシュに対応 する行アドレスとを適切なタイミングでメモリアレイに伝達することができる。

[0198]

請求項10に記載の半導体記憶装置は、請求項9に記載の半導体記憶装置の奏する効果に加えて、メモリアレイに複数のバンクが含まれている場合には、実効

的な処理速度を上げることができる。

[0199]

請求項11、12に記載の半導体記憶装置は、請求項2に記載の半導体記憶装置の奏する効果に加えて、同期型半導体記憶装置をDRAMコアとして内蔵することができる。

【図面の簡単な説明】

- 【図1】 本発明のDRAM内蔵システムLSIの構成を概略的に示す図である。
- 【図2】 図1におけるDRAMコアMCRの構成を示した概略ブロック図である。
 - 【図3】 図2におけるメモリアレイMBの構成を概略的に示した図である
- 【図4】 図3におけるサブメモリアレイSMAとその周辺に配置されるサブワードドライバSWDおよびセンスアンプSAとの接続関係を概略的に示した図である。
 - 【図5】 図4におけるメモリセルMCの構成例を示した回路図である。
- 【図6】 図2における行選択系回路/コマンド発生系回路16の構成を示すブロック図である。
- 【図7】 図6に示したコマンド入力バッファ/ラッチ回路44の構成を示す回路図である。
 - 【図8】 図7に示したパルス発生回路78の構成を示す回路図である。
- 【図9】 図8に示したパルス発生回路78の動作を説明するための動作波 形図である。
- 【図10】 図6におけるリフレッシュコントロール回路50の構成を示す 回路図である。
- 【図11】 図6における入力バッファ/ラッチ回路52の構成を示す回路 図である。
- 【図12】 実施の形態1におけるロウ系回路の動作を説明するための読出時における第1の動作波形図である。


- 【図13】 ロウ系回路の動作を説明するための読出時の第2の動作波形図である。
- 【図14】 書込時におけるロウ系信号を説明するための第1の動作波形図である。
- 【図15】 書込時におけるロウ系回路の動作を説明するための第2の動作 波形図である。
- 【図16】 実施の形態2において行選択系回路/コマンド発生系回路16に代えて用いられる行選択系回路/コマンド発生系回路216の構成を示すブロック図である。
- 【図17】 図16のリフレッシュコントロール回路250の構成を示す回路図である。
- 【図18】
 図16における1サイクル遅延回路254の構成を示す回路図である。
- 【図19】 実施の形態2におけるロウ系信号の説明をするための動作波形図である。
- 【図20】 実施の形態2におけるロウ系信号の説明をするための第2の動作波形図である。
- 【図21】 実施の形態3において用いられるDRAMコアMCRaの構成を示したブロック図である。
- 【図22】 図21における行選択系回路/コマンド発生系回路316の構成を示したブロック図である。
- 【図23】 2バンク構成にした場合の行選択系回路/コマンド発生系回路の他の例を示したブロック図である。
- 【図24】 実施の形態4において用いられる同期型インターフェイスを説明するための回路図である。
- 【図25】 実施の形態4において外部ロウアドレスをクロック信号に入力するための入力バッファ/ラッチ回路552の構成を示すブロック図である。
- 【図26】 従来のシステムLSIに内蔵されるDRAMの回路ブロックの 構成を概略的に示す図である。




【符号の説明】

14 列選択系回路、16,216,316 行選択系回路/コマンド発生系 回路、20 データ入出力制御回路、40,240,340 コマンド発生回路 、41,241,341 行選択制御回路、42 AND回路、44,244, 344 コマンド入力バッファ/ラッチ回路、46,346,446 内部コマ ンド発生回路、48,348 ロウ系タイミング制御回路、50,350 リフ レッシュコントロール回路、52,252 入力バッファ/ラッチ回路、54 リフレッシュカウンタ、56 セレクタ、58,358 ロウ系リフレッシュタ イミング制御回路、60 ブロックデコード回路、62 ロウプリデコード回路 $\sqrt{74}$, 84, 124, 264, 552, 602, 604, 632, 634 \ne ッチ回路、76,86,90,126,266 OR回路、78,88,128 , 268 パルス発生回路、112 遅延回路、250 リフレッシュコントロ ール回路、254 1サイクル遅延回路、MAO~MAm メモリアレイ、MB ,MBa メモリアレイ、MC メモリセル、MCR,MCRa DRAMコア 、MWD メインワードドライバ、PHK セルフリフレッシュタイマブロック 、RD ロウデコーダ、SB0~SBm+1 センスアンプ帯、SMA サブメ モリアレイ、SML サブワード線。

【書類名】 図面 【図1】



【図2】




[図3]"


MB

	SA		SA]	SA			
0	SWL	Q	SWL	Ŷ	SWL	Ş	м	
ტ თ >	SWL	ow≥ o	SWL	ტ ფ. ▼	SWL	os W	M W D	R D
D	SMA SA	D	SMA SA	D	SMA SA	D	<u> </u>	Ш
S W D	SMA	∞≥ □	SMA	ა ⊗ D	SMA	S W D	M M D	RD
	SA		SA	П	SA	_	I	
	SA		SA		SA			
S W D	SMA	S ⊗ D	SMA	s S D	SMA	თ ≷ ロ	₩	R D
	SA		SA		SA			


【図4】



【図5】




[図6]




[図7]


44




【図8】

<u>78</u>







【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




[図20]




【図21】






[図23]




【図24】




2 0

【図25】



【図26】



【書類名】

要約書

【要約】

【課題】 リフレッシュ制御信号を与える必要がなく、SRAMと同様なアクセスが可能な、DRAMコアを内蔵するシステムLSIを提供する。

【解決手段】 セルフリフレッシュタイマは常に動作状態とされリフレッシュ要求信号FAYを定期的に活性化する。行選択系回路/コマンド発生系回路16は、リフレッシュ要求信号FAYと外部からのリードコマンドまたはライトコマンドとが競合したときには、たとえばリードやライト動作が終了してからリフレッシュ動作が行なわれるようにロウ系制御信号を制御する。サブメモリアレイSMAは従来と比べて細分化され、リフレッシュサイクルは短時間で終了するので、リードサイクル時間内でリードとリフレッシュとを終了させることができ、SRAMと同様な簡単な制御で使用できるDRAMコアを実現することができる。

【選択図】 図2

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社